Verification and Verification and Validationの略で、検証と妥当性確認を意味し、欧米のソフトウェア品質保証における基本的な考え方の一つです。
図1に示すVサイクルモデルで、左側の各工程から要求、仕様、設計、プログラムという成果が生成されますが、その全ての工程で生成された成果物が、その前段で確立された要求事項を満たしているかどうかを決定する工程を検証と呼びます。
それに対して、ソフトウェア開発工程の最後に、ソフトウェアの要求事項に従っているか否かを確認するために、ソフトウェアを評価する工程を妥当性確認と言います。各工程での成果物を各工程において検証し、その検証の積み重ねで品質を確保すること、また最後には、要求通りにシステムが実現されているかを確認することが重要です。
Ansys SCADEでは、この作業を支援するために、モデルベース設計に形式手法を取り入れています。